מילון אונליין

  חיפוש ברשת      מילון      חיפוש בפורום

 

Verilog – מילון אנגלי-עברי

Wikipedia ויקיפדיה העברית - האנציקלופדיה החופשיתהורד מילון בבילון 9 למחשב שלך
Verilog

Verilog היא שפת תיאור חומרה (, בקיצור HDL), המשמשת לתכנון, אימות ויישום של מעגלים חשמליים ספרתיים ואנלוגיים ומעגלים משולבים בצורה המזכירה תכנות בשפת C. השפה שימושית מאוד בתכנון מעגלים ברמת מעברי אוגר (, בקיצור RTL).

להמשך המאמר ראה Wikipedia.org...

 
ורילוג

© מאמר זה משתמש בתוכן מ-ויקיפדיה® וכפוף לרשיון לשימוש חופשי במסמכים של גנו GNU Free Documentation License וכפוף לרישיון Creative Commons ייחוס-שיתוף זהה

Verilog – מילון אנגלי-אנגלי

English Wikipedia - The Free Encyclopediaהורד מילון בבילון 9 למחשב שלך
Verilog
Verilog, standardized as IEEE 1364, is a hardware description language (HDL) used to model electronic systems. It is most commonly used in the design and verification of digital circuits at the register-transfer level of abstraction. It is also used in the verification of analog circuits and mixed-signal circuits.

See more at Wikipedia.org...


© This article uses material from Wikipedia® and is licensed under the GNU Free Documentation License and under the Creative Commons Attribution-ShareAlike License




© 2007 מילון G בבילון אונליין - נתמך ע"י מילון בבילון 9